

Instruções de Máquina (ISA Instruction Set Architecture)

Uma introdução a RISC-V

MAC0344 - Arquitetura de Computadores
Prof. Siang Wun Song

Slides usados: <https://www.ime.usp.br/~song/mac344/slides07a-isa.pdf>

Baseado parcialmente em SiFive -
An Introduction to RISC-V Architecture

Instruções de Máquina ou Instruction Set Architecture

- A operação do processador é determinada pelas instruções que ele executa, conhecidas como instruções de máquina.
- A coleção de instruções que o processador executa forma o conjunto de instruções (ISA Instruction Set Architecture).
- O número de instruções varia de processador para processador. Um computador com a arquitetura CISC pode conter centenas de instruções algumas muito complexas. Enquanto que um computador com a arquitetura RISC pode conter um número reduzido de instruções simples.

Veremos:


- Espaço de endereçamento.
- Formato de instruções.
- Códigos de operação (opcodes) que expandem.

Projeto do Formato de Instruções

Na arquitetura de von Neumann o programa está na memória e cada instrução é executada no processador.

O processador (datapath) pode operar dados de um certo número de bits, digamos 64 bits. O barramento (bus), pode transportar em paralelo, um certo número de bits, digamos 64 bits. Nesse caso, diremos que o processador é de 64 bits.

O formato de instruções portanto é importante, uma vez que cada instrução deve ser levada da memória para o processador, para ali ser executada.



Espaço de endereçamento

Um endereço absoluto de m bits pode endereçar 2^m posições de memória.


Há várias maneiras de obter tal endereço absoluto.

- Contido na própria instrução
- Uso de registradores base
- Uso de registradores de segmento
- Uso de registradores de banco
- Uso de modos de endereçamento


Contido na própria instrução

A instrução contém espaço suficiente para incluir todos os m bits do endereço absoluto.

Exemplo - IBM 7094:



Exemplo - DEC PDP-11:





Esse esquema simples apresenta alguns problemas:

- Requer instruções de muitos bits
- Espaço de endereçamento limitado

Uso de registradores base

O endereço é obtido somando-se o conteúdo de um registrador base e um deslocamento (“offset”).

Exemplo: IBM 360 e 370 possuem 16 registradores, com 24 bits de cada registrador dedicados para endereçamento.



Uso de registradores de segmento


Registradores de segmento apontam para determinados segmentos (programa, dados, pilha, etc.). Um deslocamento (“offset”) determina a posição dentro do segmento.

Exemplo - Intel 8088 e 8086 apresentam 4 registradores de segmento chamados

- CS code segment (programa)
- DS data segment (dados)
- SS stack segment (stack ou pilha)
- ES extra segment (outros dados)

Registradores de Segmento Intel 8088/8086


O Intel 8088 ou 8086 usa endereço absoluto de 20 bits, dando 2^{20} ou 1M posições endereçáveis.



O valor do registrador de segmento é primeiro concatenado com 4 bits iguais a 0000. Depois somado ao valor do offset dá o endereço final de 20 bits.

Uso de registradores de banco


O endereço é o conteúdo do registrador de banco *concatenado* com o campo de offset.




Uso de modos de endereçamento

Introduzido pelo PDP-11, esse esquema permite uma grande economia no tamanho da instrução.

PDP-11: instrução de apenas 16 bits para gerar 2 endereços de operandos.




Cada operando é constituído de 3 campos.



Obs: I = endereçamento indireto

Modos de endereçamento



- modo 00 - registrador: reg contém o operando
- modo 01 - auto-incr: reg é incrementado após uso como endereço do operando
- modo 10 - auto-decr: reg é decrementado e usado como endereço do operando
- modo 11 - indexado: conteúdo da palavra seguinte à instrução é somado com conteúdo do registrador reg para dar o endereço do operando


Outros exemplos: Intel e Motorola usam esquemas análogos, porém mais complexos.

Formato de instruções

Uma instrução contém:


- opcode: código de operação
- endereços de operandos

Pode haver vários tipos de instruções.



“Opcodes que expandem”

Consideremos um exemplo de uma máquina cujas instruções são de 16 bits e endereços de 4 bits.



Cada endereço de 4 bits especificam, por exemplo, um dos 16 registradores da máquina. Com o formato acima podemos ter 16 instruções de 3 endereços.

“Opcodes que expandem”

Suponhamos, porém, que precisamos de

- 15 instruções de 3 endereços
- 14 instruções de 2 endereços
- 31 instruções de 1 endereço
- 16 instruções de 0 endereço

“Opcodes que expandem”

- 15 instruções de 3 endereços:

opcode			
0000	xxxx	yyyy	zzzz
0001	xxxx	yyyy	zzzz
	.		
	.		
1110	xxxx	yyyy	zzzz

- 14 instruções de 2 endereços:

opcode			
1111	0000	yyyy	zzzz
1111	0001	yyyy	zzzz
1111	0010	yyyy	zzzz
	.		
	.		
1111	1101	yyyy	zzzz

“Opcodes que expandem”

- 31 instruções de 1 endereço:

opcode			
1111	1110	0000	zzzz
1111	1110	0001	zzzz
	.		
	.		
1111	1110	1111	zzzz
1111	1111	0000	zzzz
1111	1111	0001	zzzz
	.		
	.		
	.		
1111	1111	1110	zzzz

“Opcodes que expandem”

- 16 instruções de 0 endereço:

opcode			
1111	1111	1111	0000
1111	1111	1111	0001
	.		
	.		
	.		
1111	1111	1111	1111

Em computadores reais, os opcode não são expandidos como no exemplo, de maneira tão regular e limpa, como veremos abaixo.

Formato de instrução no Motorola 68030

Teve uma influência grande do formato de instruções do PDP-11, porém muito mais complexo, devido a maior número de instruções. Além disso, o Motorola 68030 deve ainda considerar 3 tipos de operandos:

- byte 8 bits
- word 16 bits
- long 32 bits


A figura seguinte mostra as primeiras palavras de 18 formatos diferentes.

Formato de instrução no Motorola 68030

15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00

op	size	operand			operand		MOVE
opcode	reg	mod	operand			ADD, AND	
opcode	reg	op	operand			CHK, DIVS	
opcode	reg	mod	op	reg	MOVEP		
opcode	reg	op	size	op	reg	ASL, ROL	
opcode	reg	opcode		reg	ABCD		
opcode	reg	op	data			MOVEQ	
opcode	count	op	size	op	reg	ASL, ROL	
opcode	data	op	size	operand		ADDQ	
opcode	condition	op	operand			Scc	
opcode	condition	displacement			Bcc		
opcode	condition	opcode		reg	DBcc		
opcode	size		operand		ADD1		
opcode	sz			operand		MOVEM	
opcode	operand				JMP		
opcode	vector			TRAP			
opcode	reg				EXT, SWAP		
opcode						NOP	

Formato de instrução no Intel 80386



O formato de instrução no Intel 80386 é também muito complicado, sendo a instrução mais curta de 1 byte e a mais comprida até 17 bytes.



Há pouca estrutura ou regularidade no formato, exceto talvez nos 2 últimos bits do opcode:

- O bit da direita do opcode indica se o endereço de memória, se usado, é fonte ou destino da operação.
- O penúltimo bit da direita do opcode indica se o operando é tipo byte ou word.

Formato de instrução no Intel 80386

A figura mostra os campos opcode e mode.

SIB é presente apenas no Motorola 68030, para dar um byte adicional ao modo.



f/d=fonte/destino

b/w=byte/word

RISC-V - ISA aberto

RISC-V (pronuncia-se RISC-five) é um conjunto de instruções aberto (open ISA Instruction Set Architecture).

É livre para ser usado para qualquer finalidade, por qualquer pessoa ou empresa, sem precisa pagar licenças ou direitos autorais *royalties*

- O projeto começou em 2010 na Universidade de California, em Berkeley, tornando-se depois em RISC-V Foundation em 2015 e finalmente RISC-V International em 2019, uma organização sem fins lucrativos na Suíça.
- Foi projetado para processadores RISC customizados para computações modernas, como aparelhos móveis, sistemas embarcados, internet das coisas, etc.
- RISC-V visa implementações de alto desempenho e baixo consumo de energia, com bases de 32, 64 e 128 bits.
- Até 2023, mais de 10 bilhões de processadores RISC-V foram produzidos.

RISC-V - uma breve introdução

O que se segue é baseado no texto

SiFive - An Introduction to RISC-V Architecture



Mais de 3 mil membros

- Mantida pela RISC-V International, em Suíça, com mais de 3 mil membros participantes.
- Adequado para uma variedade de sistemas de computação, desde microcontroladores até supercomputadores.

Nomes padronizados

RISC-V usa nomes padronizados para descrever cada ISA.

Formato do nome: **RV[###][letras]**

- RV indica arquitetura RISC-V
- ### pode ser 32, 64, 128 para indicar o tamanho do registrador
- letra define uma extensão: I, M, A, F, D, G, C

Extensão	Descrição
I	Inteiro
M	Multiplicação e divisão de inteiros
A	Leitura/escrita atômica
F	Ponto flutuante precisão simples
D	Ponto flutuante precisão dupla
G	Propósito Geral: IMAFG
C	Instução 16 bits comprimidas

- Exemplos:

RV32I = Implementação RISC-V mais básica

RV32IMAC = registradores de 32 bits, extensões IMAC

RV64GC = registradores de 64 bits, extensões IMAFGC

Registradores

- RV32I e RV64I tem 32 registradores de inteiros
- RV32E (E de Embarcado) tem 16 registradores de inteiros (para dispositivos embarcados com restrição de espaço)
- Extensões F e D tem 32 registradores de ponto flutuante
- ABI (Application Binary Interface) nomes padronizados para registradores.

Registrador	ABI Nome	Descrição
x0	zero	Valor zero
x1	ra	Return address
x2	sp	Stack pointer
x3	gp	Global pointer
x4	tp	Thread pointer
x5-7	t0-2	Temporaries
x8	s0/fp	Saved register/Frame pointer
x9	s1	Saved register
x10-11	a0-1	Function arguments/Return values
x12-17	a2-7	Function arguments
x18-27	s2-11	Saved registers
x28-31	t3-6	Temporaries

RISC-V tem 4 níveis de privilégios chamados modos.

Machine modo é o nível mais elevado.

Nível	Nome do modo	Abreviatura
0	User/application	U
1	Supervisor	S
2	Hypervisor	H
3	Machine	M


Formato de instruções de inteiros

RISC-V é uma arquitetura LOAD/STORE: Os valores tem que ser carregados nos registradores antes de qualquer operação.

Não tem operações diretamente em memória.

Há 4 formatos:

- R-type Register
- I-type Immediate
- S-type Store
- U-type Load with immediate



Formato de instruções de inteiros

- rs1 e rs2: registradores source
- rd: registrador destination
- Exemplo: add rd, rs1, rs2 ($x[rd] = x[rs1] + x[rs2]$)
Somar registrador $x[rs1]$ com registrador $x[rs2]$ e coloca o resultado no registrador $x[rd]$

